電子設(shè)備和系統(tǒng)依賴于其電路內(nèi)清晰且不間斷的高速數(shù)據(jù)傳輸。然而，內(nèi)部和外部電子干擾源都會(huì)降低信號傳輸?shù)耐暾浴２贾?PCB 以減輕此類降級影響并確保信號的清晰傳輸至關(guān)重要。以下是 PCB 設(shè)計(jì)中信號完整性的一些規(guī)則和技術(shù)，可以提供幫助。

    信號完整性基礎(chǔ)

    信號完整性電子設(shè)備中的信號速度越快，它們受串?dāng)_、阻抗不匹配、振鈴和地彈的影響就越大。最終，這些影響會(huì)降低信號的保真度或信號完整性，直至出現(xiàn)傳輸錯(cuò)誤，從而導(dǎo)致系統(tǒng)運(yùn)行出現(xiàn)故障。這些故障可能表現(xiàn)為間歇性問題，也可能完全關(guān)閉系統(tǒng)。更復(fù)雜的是，信號完整性差的問題可能不會(huì)在原型制作過程中出現(xiàn)，但在電路板正常生產(chǎn)時(shí)會(huì)導(dǎo)致多次故障。

    以下效應(yīng)表征了失去完整性的信號：

    信號會(huì)因疊加自身并改變其信噪比的有害噪聲的影響而劣化。

    信號的形狀從其初始輪廓改變或扭曲。

    該信號產(chǎn)生的噪聲會(huì)對 PCB 上的其他電路產(chǎn)生不利影響。

    相反，目標(biāo)是保護(hù)電路板免受其他電子設(shè)備的EMI影響，并防止其輻射影響其他電路的EMI。實(shí)現(xiàn)這一點(diǎn)的方法是設(shè)計(jì)布局以避免電路板信號失真。理解一些關(guān)鍵的布局技術(shù)對于確保信號完整性至關(guān)重要。

    確保 PCB 布局中信號完整性的技術(shù)

    為了在電路板上保持良好的信號完整性，確定潛在問題并布局電路板以專門解決這些問題。以下是四個(gè)信號完整性問題以及允許 PCB 設(shè)計(jì)人員控制它們的布局技術(shù)：

    阻抗不匹配

    信號的質(zhì)量取決于它用于傳輸?shù)母櫤头祷芈窂健τ诿舾械母咚傩盘枺瑐鬏斁€均勻性的任何變化都會(huì)引起反射，從而導(dǎo)致信號失真。控制這一點(diǎn)要求高速傳輸線以統(tǒng)一控制的阻抗布局。此過程將需要在與參考平面相鄰的層上布線，以獲得清晰的返回路徑，并使用為板層配置計(jì)算的特定走線寬度和空間。

    距離

    當(dāng)電路板走線靠得太近時(shí)，一個(gè)中的信號脈沖可能會(huì)壓倒另一個(gè)。這種串?dāng)_也稱為無意的電磁耦合，可能導(dǎo)致受害信號模仿攻擊者信號的特征。串?dāng)_對于高速敏感走線尤其成問題，即使它們可能以制造的最小間距要求布線。這里的關(guān)鍵是在時(shí)鐘線等敏感走線之間保持更大的間距，通常是走線寬度規(guī)則的三倍。此外，避免在同一層或相鄰信號層上長距離平行布線。為了防止耦合寬邊，最好交替相鄰信號層的水平和垂直布線。

    電磁干擾 (EMI)

    如果不小心布線，具有較高頻率信號的走線可能會(huì)像天線一樣輻射 EMI。這些走線包括參考平面上的信號返回路徑，必須確保沒有分裂或其他會(huì)導(dǎo)致噪聲信號的障礙物。此外，時(shí)鐘線等敏感的高速信號應(yīng)與其他走線分開，并盡可能在單層上干凈地布線，不要有 90° 拐角。差分對需要緊密布線，保持所需的間距并且不會(huì)在過孔或其他障礙物周圍分裂。另一個(gè)好習(xí)慣是避免走線或過孔配置，它們是可以產(chǎn)生信號反射并充當(dāng)天線的短截線。

    地面彈跳

    隨著電路板上元件的高速開關(guān)，電壓可能不會(huì)返回到地電平，而是在其上方“反彈”。這種反彈會(huì)導(dǎo)致接收器錯(cuò)誤解釋信號脈沖并產(chǎn)生錯(cuò)誤結(jié)果。為避免這種情況，請確保將去耦電容器放置在盡可能靠近其指定 IC 上相關(guān)電源引腳的位置。這種做法將減少切換期間的電流尖峰。此外，請確保將每個(gè)接地引腳單獨(dú)連接到接地層。菊花鏈接地連接可能有助于減少過孔數(shù)量和簡化布線，但它們也會(huì)增加返回電流回路和電感。

    PCB 制造中的信號完整性

    信號完整性與高速傳輸線的布線方式密切相關(guān)，良好的布線技術(shù)始于完善的元件布局。首先，電路板需要?jiǎng)澐譃槠涔δ軈^(qū)域和組件，以便為高速電路提供最短和最直接的信號路徑。但在開始放置元件之前，開發(fā)板層堆疊至關(guān)重要，這將最好地促進(jìn)設(shè)計(jì)的阻抗布線。

    在這里，與您的 PCB 合同制造商合作以確定電路板的層數(shù)和配置是明智的。您的電路板不僅需要針對最佳信號完整性進(jìn)行配置，還需要針對操作環(huán)境及其可制造性進(jìn)行設(shè)計(jì)。在 VSE，我們幫助客戶開發(fā)具有制造成本效益和最佳高速性能的電路板。

    免責(zé)聲明：本公號轉(zhuǎn)載的文章、圖片、音頻視頻文件等資料的版權(quán)歸版權(quán)所有人所有， 轉(zhuǎn)載目的在于傳遞更多信息，并不代表本公眾號贊同其觀點(diǎn)和對其真實(shí)性負(fù)責(zé)。原作者 認(rèn)為其作品不宜供大家瀏覽，或不應(yīng)無償使用，請及時(shí)與我們聯(lián)系，以迅速采取措施， 避免給雙方造成不必要的損失。